⑩ 日本国特許庁(JP)

⑪特許出願公開

[®] 公開特許公報(A) 昭62-245167

⑤Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

🛛 発明の名称

パルス出力装置

②特 願 昭61-87492

翌出 願 昭61(1986)4月16日

@発明者斉藤 澄夫

東京都港区南麻布5丁目10番27号 アンリッ株式会社内

⑪出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

邳代 理 人 弁理士 鈴江 武彦 外2名

明 柳 會

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッチング素子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン電圧を決定してオフセット電圧を制御するオフセット制御手段と、

外部から入力される振幅制御信号と前記オフセット制御信号とを加算し、この加算出力信号を用いて前記ソース接地形論理回路のソース環圧を規定し、該ソース接地形論理回路の出力振幅を可変する振幅制御手段と、

前記加算出力信号を受領して前記ソース接地形 論理回路のゲートバイアスを常に發過な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、パルス出力装置に係わり、特に高周波領域においても出力振幅およびオフセット電圧の変化幅を大きく可変できるパルス出力装置に関する。

(従来の技術)

近年、PCM(パルス符号変調)通信におけるデータ情報量のG(ギガ)ピット化、GAASを用いた論理集積回路、超高速電込み狭出し可能なRAM(ランダム・アクセス・メモリ)等の研究開発が進められている。このような超高速に試験でするためにパルス波形状の試験用信号を出力する装置が必要となってくる。

この試験用信号は周波数及びデータの種類を極々に変化できることは勿論のこと、被試験物としての半導体素子又はこれ等を組込んだ装置の入力振幅およびスレッショルド電圧の余裕度を調べるために、前記試験用信号のパルス振幅およびオフ

セット電圧が任意に可変できることが必要不可欠である。

世来、このようでは、 のようでは、 のようでは、 のようでは、 のようでは、 のようでは、 のないに、 のないに、 のないに、 のないに、 ののに、 のの

このように跳成されたパルス出力装置において、 出力増子 7 から出力される出力パルス信号の振幅 は、入力増子 8 から入力される振幅制御信号にて

取り出す出力端子7が設けられている。

トランジスタ1a.1bの滲通時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース 間電圧Vc)が低くなる。一般にび位相特性を示すトランジション周波数 fr は前記コレクタ・エミッタ間電圧Vcが低くなる程小さくなする。モスの結果、出力パルス 復号の振幅を大きくなり、次形特性が劣化する関照が生じる。

 別都される定電流回路3により定まるエミッタ電流値1(5)とトランジスタ1 bの負荷抵抗4 bの抵抗値R4 との積(1 E R4)により決定される。したがって、振幅制御信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力端子9から
力力されるオフセット制御信号に対応した中のフセットでは抗44a,44bに印加するので、出力端子7から出力される出力パルの信号のオフセット電圧は、前記オフセット制御信号に比例した値となる。したがって、オフセット関係を得ることができる。

しかしながら、第4図に示す差動論理回路2で構成されたパルス出力装置においては次のような問題がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま提幅のみを大きく変える場合、振幅制御信号の電圧を大きくし定弦を回路3によりエミッタ電流値lmが大きくなると、要があるが、エミッタ電流値lmが大きくなると、

低下するので、リンギング現象は発生しなくなる
が、立上り/立下がり時間が長くなる問題がある。
このように出力パルス信身の振幅又はオフセカのたったのトランジンタ18、10のトランジション周波数サインが変化するため、東等が出力パルス信号のパルス周期に対して高いた。

さらに、参動論理回路を構成するトランジスタ 1 a、 1 b として G a A S F E T を使用した 日 合、 F E T のドレイン・ソース間の定格電圧は一般のシリコン・トランジスタのコレクタ・エミッタ 間の定格 電圧に比例して低くなるために、出力 パルス信号におけるオフセット電圧の可変範囲を 広くとれない間頭がある。

そこで、以上のような問題を解決するために、 性来、第5図に示すようなパルス出力装置が提案 されている。すなわち、整動論理回路12のトラ ンジスタ116のコレクタは可変減衰器14の入

このようなパルス出力 装置において、定電流の回路 1 3 の出力を調整して差動 論理回路 1 2 から出力される出力パルス 信号の 扱幅を 最大値幅を 減衰された出力パルス 信号のうち 6 へず なかを コンデンサ 1 5 を介して出力 増子 1 6 へずき、直流成分をインダクタンス 1 7 a を介してオ

(発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差動論理 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減衰度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分離する インダクタンス17aとオフセット制即回路18 の出力信号を交流成分に合成するインダクタンス 17bとは低城通過周波数に限度があり、低域周 彼数成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグが 発生する懸念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その

しかも、差動論理回路12から出力されるパルス信号の波形・振幅・オフセット信圧は常に一定であるので、可変減衰器14以降の回路の振幅・位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、高速度スイッチング動作が不向きとなる。また、差動論理回路12は導通剰素子の帰還量が大きくなり、微少なが遊量であっても回路的に不安定な状態となり、その不安定性が原因となってリンギング現象が発生する。

本発明は以上のような実情に基づいてなされたもので、直流から高周被領域までの広い周波数帯域にわたって出力パルス信号の振幅及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

(問題点を解決するための手段)

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番積効果の無いスイッチング素子をソース接地形として構成したソース接地形論理回路のドレヤン電圧を決定してオフセット電圧を制御するオカセット制御手段と、外部から入力される監幅制

信号と前記オフセット制御信号とを加算し、この加算出力信号を用いて前記ソース接地形論理回路の出力のソース電圧を規定し、該接地形論理回路の出力振幅を可変する振幅制御手段と、前記加算出力信号を受領して前記ソース接地形論理回路のゲートバイアスを常に最適なに設定するトラッキング手段とを確え、上記目的を達成せんとするものである。

(作用)

関にはオフセット制御手段24および出力端子 25が接続され、ソース側には近幅制御手段26 が接続されている。

前記振想割卸手段26は、振幅割卸倍号AMCとオフセット割卸信号のFCとを加輝し、この加輝出力信号に基づいて的記ソース接地形論理回路21の出たがルス倍号の振幅を可変するものであって、具体的には外部から振幅割切信号AMCが入力される端子268と、この端子248からのオフセッ

地形論理回路のソース電圧を制御と出力振幅を可要するとともに、前記加算出力信号に応じてつるなり、前記加算出力信号に応じてついませる。ともで、対したので、オフセット制御信号等に応じているというとは、対したののが、イン・は、回路のゲート電圧を対し、できなり、回路のにはなり、回路のになってを受けている。とができ、かつ、パルス振幅。オフセット電圧が互いに影響させずに独立に設定することができる。

(実施例)

以下、本発明の一実施例について第1図を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形論理回路であって、このFET21aはスイッチングテとしての機能を有し、かつ、ソース関がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を過って入力され、一方、ドレイン

ト 初 即 信 号 O F C と 増 子 2 6 a か 6 の 振 幅 制 即 信 号 A M C と を 加 舞 す る 電 圧 加 算 郎 2 6 b と 、 例 え ば 増 幅 度 「 1 」 に 設 定 さ れ た 増 幅 器 2 6 c と に よ り 構 成 さ れ て い る 。

前記トラッキング手段23は、前記電圧加算部 28bから出力される加箅出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅制御信号AMC等によってFET 218のゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を確保するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの積で与えられるレベルシフト電圧 を得るバイアスシフト回路と、前記加算出力信号 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの最適ゲー

トバイアスを得る増幅器 2 3 c と、高周波信号成分をバイアスするバイアス素子 2 3 d とで構成されている。

2 7 は入力負荷抵抗、 2 8 は出力負荷抵抗である。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット訓御信号OFCが零Vの場合について、定電なる。は24bから遊出する遺流子25から2Vの振幅を引ってはカパルス信号を得る場合、振幅制御信号AMCとしては-2Vの電圧を端子26aに供給する。

そうすると、オフセット制御信号電圧が零Vであるので、電圧加算部26bからは過幅制御信号AMCと等価な電圧の加算出力信号が取り出され、増幅器26cおよびトラッキング手段23の増幅器23cに供給される。このとき、一方の増幅器26cは増幅率「1」に設定され、よって振幅制

増子25から第2図に示すような出力パルス信号 Soutを得ることができる。

出力パルス信号の振幅が1 V の時、端子24 aに1 V のオフセット 割切信号 O F C を供給すると、この電圧が定電流源24 bにより電流変換され、インダクタンス24 c を介して出力負荷抵抗28 が例えば50 Ωであれば、1 V のオフセット制御信号OFCに対し20mAの副台となる。この電流により出力負荷抵抗28 にオフセット電圧が生じるが、このときオフセット制御信号OFCにより

せって、例えば入力増子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率kに設定しておけば、振幅制御信号 がパイアスシフト 回路に 放入され、この結果、図示する様なシフト電圧 Vs だけシフトされ、FET21aの燃和オン電圧 Vs たけシフトされ、FET21aのゲートに与えられ、よって、出力

次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオフセット制御手段24とを改良体的には抵抗である。というサング手段23は、具体的には抵抗してる。というシャンサ231とで積分回路を構成しており、では明日の路と、この直流平均電圧取得回路にはてている。

特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧源231と、前記電圧 地域回路出力とバイアス電圧源23hのバイアス 電圧との加算信号に対し、前記増幅器26cの出 カ電圧を与えてパイアス電圧のシフトを行う電圧 加算部23iと、高周波帯域成分をバイパスする バイパス回路23jとを有し、前記電圧加算部 23iの出力をパイパス回路23」を介して FET21aのゲートに最適なゲートパイアス選 圧として与える構成である。また、オフセット訓 即手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上記実施例に限定されずその 要旨を逸説しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号


2 2 … 入力 増子、 2 3 … トラッキング 手段、 2 3 c … 増 幅器、 2 4 … オフセット 制 即 手段、 2 5 … 出力 増子、 2 6 … 振 幅 制 即 手段、 2 6 b … 電圧 加 算 部 、 2 6 c … 増 幅 器。

出顺人代理人 弁理士 鈴江武彦


4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るパルス出力
装置の一実施例を説明するために示したもので、
第1回は本発明装置の一実施例としての構成図、
第2回は第1回のトラッキング手段を説明する図、
第3回は本発明装置の他の実施例を示す構成図、
第4回および第5回はそれぞれ従来装置を説明する構成図である。


2 1 ··· ソース接地形論理回路、2 1 a ··· F E T、



第 2 図



第 1 図



-383-

特開昭62-245167 (8)

